Prof. Jens Schönherr

Professur Digitale Schaltungen und Systementwurf

Mitglied im eCampus-Beirat der HTW Dresden
Verantwortlicher für Öffentlichkeitsarbeit der Fakultät Elektrotechnik
Stellv. Leiter des Instituts für Angewandte Elektronik

Prof. Dr.-Ing. Jens Schönherr

• Z 449
• +49 351 462 3060
• E-Mail

Lehrgebiete

Labore

• Für das Studium steht das Labor Systementwurf zur Verfügung, welches mit Digilent Basys3-Boards ausgestattet ist, die mit Xilinx Vivado konfiguriert werden.
• Im Labor Optische Nachrichtentechnik und Funksysteme steht außerdem eine Übertragungsstrecke für studentische Arbeiten zur Verfügung, welche Digilent Nexys Video-Boards nutzt.
• Im CAD-Labor (Raum Z414) steht auf den PCs die Entwurfssoftware Xilinx Vivado und LTspice zur Verfügung.

Labor Systementwurf

Labor Optische Nachrichtentechnik

CAD-Labor

Diplom-, Master- und Bachelorthemen

Implementierung und Integration eines neuartigen Kommunikationscontrollers auf Basis eines FPGA für endloses Datenstreaming

FPGA, Verilog, C, C++, Empfehlung für Diplom/Master, bei Fa. PLS

Untersuchungen zu Real-Time Trace der RISC-V Mikrorechnerarchitektur

C, C++, Echtzeit-Trace, Debugging, CoreSight, Nexus, RISC-V, Empfehlung für Diplom/Master, bei Fa. PLS

Konzeption, Implementierung und Testung von Hardwarekomponenten zur Schnittstellenadaptierung

C, Schaltungsentwurf, PCB Design, Mikrocontroller, Digitale-Schaltungen, Empfehlung für Bachelor/Diplom/Master, bei Fa. PLS

Entwurf von Hard- und Softwarekomponenten für automatisierte Baugruppentests

C, C#, Schaltungsentwurf, PCB Design, Mikrocontroller, Empfehlung für Bachelor/Diplom/Master, bei Fa. PLS

Untersuchung und Umsetzung von Testmethoden für Regressionstests eines komplexen Software-Produktes

C#, C++, Software-Test, Regression-Test, Empfehlung für Diplom/Master, bei Fa. PLS

Entwicklung von Testapplikationen für heterogene Multi-Core Mikrocontroller/SoCs

C, C++, ARM/Cortex, RISC-V, Multi-Core, Evaluation-Board, RTOS, Empfehlung für Praktikum/Bachelor/Diplom/Master, bei Fa. PLS

Portierung des IPv6 Protokolls auf Debug-Kommunikationsgeräte

C, C++, Ethernet, IPv6, Mikrocontroller, Debugging, Empfehlung für Bachelor/Diplom/Master, bei Fa. PLS

Konzeption eines USB 3.1 Gen2 Moduls zur Anbindung an PCIexpressfür schnellen Datenübertragung eines Embedded Systems

USB 3.1, C, Mikrocontroller, Debugging, PCIe, Schaltungsentwurf, FGPA, Empfehlung für Diplom/Master, bei Fa. PLS

Untersuchung zur Benutzung standardisierter USB Geräteklassen als Ersatz für ein proprietäres Kommunikationsprotokoll

USB, C, Mikrocontroller, Debugging, ARM Cortex, Empfehlung für Diplom/Master, bei Fa. PLS

Pattern density rules (Füllstrukturen im IC-Layout)

Empfelung für Master, bei Infineon Design Center Dresden

Identification and Mitigation of Bottlenecks in a Non-Intrusive Smart Online Processor Execution Trace Monitoring System (Untersuchung von Engstellen in einem Prozessor-Tracing-System)
Empfehlung für Diplom/Master, bei Accemic Technologies Dresden

Evaluierung eines Werkzeuges zur High-Level Synthese für FPGAs

C, C++, VHDL, FPGA, Empfehlung für Diplom/Master

FPGA-Implementierung von Algorithmen der Signalverarbeitung mit dem Matlab-HDL-Coder

Matlab/Simulink, VHDL, FPGA, Empfehlung für Diplom/Master

Entwicklung einer FPGA-Schaltung zur Ansteuerung eines DACs per DDR-Schnittstelle

VHDL, FPGA, Empfehlung für Bachelor/Diplom/Master

Es gibt meist weitere Themen aus dem FPGA-Bereich, insbesondere der Umsetzung von Algorithmen der Signalverarbeitung und von Kommunikationsverfahren. Bei Interesse bitte persönlich z. B. per E-Mail bei mir melden!

Forschung

Im Projekt EUProfil (SMWK-Förderung, 2019) wurden Möglichkeiten des Einsatzes der High-Level-Synthese, d. h. der Übersetzung von Algorithmen in C/C++ direkt in FPGA-Hardware, speziell für das Gebiet Sensordatenverarbeitung untersucht. Die Ergebnisse dieser Arbeiten sind in nachfolgende Industriprojekte eingeflossen

Forscherprofil