Prof. Jens Schönherr

Professorship Digital Circuits and System Design

Member of the eCampus-Board of the HTW Dresden
Responsible for public affairs at the faculty of electrical engineering
Deputy of the head of the Institute for Applied Electronics

 

Prof. Dr.-Ing. Jens Schönherr

• Z 449
• +49 351 462 3060
• Email

Areas of teaching

Laboratories

• For studying the Lab. System Design is available which is equiped with Digilent Basys3 boards that can be configured with Xilinx Vivado tools.
• A transmission line that uses Digilent Nexys Video Boards is available in the Lab. Optical Communications Engineering and Radio Systems for students e.g. for thesis.
• In the CAD Lab. are PCs available with the design software Xilinx Vivado and LTspice.

Lab. System Design

Lab. Optical Communications Techn.

CAD Laboratory

Topics for Diploma, Master, and Bachelor Thesis

Implementierung und Integration eines neuartigen Kommunikationscontrollers auf Basis eines FPGA für endloses Datenstreaming

FPGA, Verilog, C, C++, Empfehlung für Diplom/Master, bei Fa. PLS

Untersuchungen zu Real-Time Trace der RISC-V Mikrorechnerarchitektur

C, C++, Echtzeit-Trace, Debugging, CoreSight, Nexus, RISC-V, Empfehlung für Diplom/Master, bei Fa. PLS

Konzeption, Implementierung und Testung von Hardwarekomponenten zur Schnittstellenadaptierung

C, Schaltungsentwurf, PCB Design, Mikrocontroller, Digitale-Schaltungen, Empfehlung für Bachelor/Diplom/Master, bei Fa. PLS

Entwurf von Hard- und Softwarekomponenten für automatisierte Baugruppentests

C, C#, Schaltungsentwurf, PCB Design, Mikrocontroller, Empfehlung für Bachelor/Diplom/Master, bei Fa. PLS

Untersuchung und Umsetzung von Testmethoden für Regressionstests eines komplexen Software-Produktes

C#, C++, Software-Test, Regression-Test, Empfehlung für Diplom/Master, bei Fa. PLS

Entwicklung von Testapplikationen für heterogene Multi-Core Mikrocontroller/SoCs

C, C++, ARM/Cortex, RISC-V, Multi-Core, Evaluation-Board, RTOS, Empfehlung für Praktikum/Bachelor/Diplom/Master, bei Fa. PLS

Portierung des IPv6 Protokolls auf Debug-Kommunikationsgeräte

C, C++, Ethernet, IPv6, Mikrocontroller, Debugging, Empfehlung für Bachelor/Diplom/Master, bei Fa. PLS

Konzeption eines USB 3.1 Gen2 Moduls zur Anbindung an PCIexpressfür schnellen Datenübertragung eines Embedded Systems

USB 3.1, C, Mikrocontroller, Debugging, PCIe, Schaltungsentwurf, FGPA, Empfehlung für Diplom/Master, bei Fa. PLS

Untersuchung zur Benutzung standardisierter USB Geräteklassen als Ersatz für ein proprietäres Kommunikationsprotokoll

USB, C, Mikrocontroller, Debugging, ARM Cortex, Empfehlung für Diplom/Master, bei Fa. PLS

Pattern density rules (Füllstrukturen im IC-Layout)

Empfelung für Master, bei Infineon Design Center Dresden

Identification and Mitigation of Bottlenecks in a Non-Intrusive Smart Online Processor Execution Trace Monitoring System (Untersuchung von Engstellen in einem Prozessor-Tracing-System)
Empfehlung für Diplom/Master, bei Accemic Technologies Dresden

Evaluierung eines Werkzeuges zur High-Level Synthese für FPGAs

C, C++, VHDL, FPGA, Empfehlung für Diplom/Master

FPGA-Implementierung von Algorithmen der Signalverarbeitung mit dem Matlab-HDL-Coder

Matlab/Simulink, VHDL, FPGA, Empfehlung für Diplom/Master

Entwicklung einer FPGA-Schaltung zur Ansteuerung eines DACs per DDR-Schnittstelle

VHDL, FPGA, Empfehlung für Bachelor/Diplom/Master

Es gibt meist weitere Themen aus dem FPGA-Bereich, insbesondere der Umsetzung von Algorithmen der Signalverarbeitung und von Kommunikationsverfahren. Bei Interesse bitte persönlich z. B. per E-Mail bei mir melden!

Research

In the project EUProfil (granted by SMWK 2019) the possibilities of the usage of High-Level-Synthesis (translation of algorithms in C/C++ directly to FPGA hardware) are investigated especially for the area of sensor data processing. The results of this work could successfully used in industry projects.

Research profil